SN65LVDS301ZXH

Texas Instruments
595-SN65LVDS301ZXH
SN65LVDS301ZXH

Tillverk:

Beskrivning:
LVDS, IC-gränssnitt Programmable 27-bit display serial inter A 595-SN65LVDS301ZXHR

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 5 382

Lager:
5 382 Kan skickas omedelbart
Fabrikens ledtid:
6 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Partier som är större än 5382 kommer att omfattas av ett krav på minimibeställning.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
45,34 kr 45,34 kr
34,77 kr 347,70 kr
32,16 kr 804,00 kr
29,21 kr 2.921,00 kr
28,89 kr 7.222,50 kr

Alternativ förpackning

Tillverk: Artikelnummer:
Emballage:
Reel, Cut Tape, MouseReel
Tillgänglighet:
På lager
Pris:
45,34 kr
Min:
1

Liknande produkt

Texas Instruments SN65LVDS301ZXHR
Texas Instruments
Serialiserare och deserialiserare - Serdes Programmable 27-bit display serial inter A 595-SN65LVDS301ZXH

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: LVDS, IC-gränssnitt
RoHS-direktivet:  
Serial Interface Transmitter
300 Mb/s
CMOS
LVDS
1.95 V
1.65 V
- 40 C
+ 85 C
SMD/SMT
NFBGA-80
With ESD Protection
Tray
Märke: Texas Instruments
Fuktkänsliga: Yes
Pd - Effektavledning: 44.5 mW
Produkt: LVDS Interface ICs
Produkttyp: LVDS Interface IC
Serie: SN65LVDS301
Fabriksförpackningskvantitet: 576
Underkategori: Interface ICs
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542399000
CNHTS:
8542399000
USHTS:
8542390090
ECCN:
EAR99

SN65LVDS301 27-Bit Parallel-to-Serial Transmitter

Texas Instruments SN65LVDS301 Programmable 27-Bit Parallel-to-Serial Transmitter device converts 27 parallel data inputs to 1, 2, or 3 Sub Low-Voltage Differential Signaling (SubLVDS) serial outputs. It loads a shift register with 24-pixel bits and three control bits from the parallel CMOS input interface. In addition to the 27 data bits, the device adds a parity bit and two reserved bits into a 30-bit data word. The pixel clock (PCLK) latches each word into the device. The parity bit (odd parity) allows a receiver to detect single-bit errors. The serial shift register is uploaded at 30, 15, or 10 times the pixel-clock data rate, depending on the number of serial links used. A copy of the pixel clock is outputted as a separate differential output.