W66CQ2NQUAFJ

Winbond
454-W66CQ2NQUAFJ
W66CQ2NQUAFJ

Tillverk:

Beskrivning:
DRAM 4Gb LPDDR4X, DDP, x32, 1600MHz, -40C 105C

Livscykel:
Verifiera statusen med fabriken:
Informationen om livscykel är oklar. Erhåll ett anbud för att verifiera tillgängligheten för detta artikelnummer från tillverkaren.
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 128

Lager:
128 Kan skickas omedelbart
Fabrikens ledtid:
53 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Partier som är större än 128 kommer att omfattas av ett krav på minimibeställning.
Lång ledtid har rapporterats för denna produkt.
Minst: 1   Flera: 1   Maximalt: 100
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
383,61 kr 383,61 kr

Produktattribut Attributvärde Välj attribut
Winbond
Produktkategori: DRAM
RoHS-direktivet:  
SDRAM - LPDDR4X
4 Gbit
32 bit
1.6 GHz
WFBGA-200
128 M x 32
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Märke: Winbond
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Produkttyp: DRAM
Fabriksförpackningskvantitet: 144
Underkategori: Memory & Data Storage
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Efterlevnadskoder
CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320299
ECCN:
EAR99
Ursprungsklassificeringar
Ursprungsland:
Taiwan
Monteringsland:
Ej tillgänglig
Distributionsland:
Ej tillgänglig
Landet kan komma att ändras vid leveranstillfället.

W66BP6NB/W66CP2NQ SDRAM LPDDR4

Winbond W66BP6NB/W66CP2NQ SDRAM LPDDR4 offers a Single-Die-Package (SDP) or Dual-Die-Package (DDP) and a 2 or 4 clocks architecture on the Command/Address (CA) bus. The LPDDR4 utilizes the 2 or 4 clocks architecture on the CA bus to reduce the number of input pins in the system. The 6-bit CA bus contains the command, address, and bank information. Each command uses a 1, 2, or 4 clock cycle, during which command information is transferred on the positive edge of the clock.