TMS320VC5501ZZZ300

595-S320VC5501ZZZ300
TMS320VC5501ZZZ300

Tillverk:

Beskrivning:
Digitala signalprocessorer och kontroller - DSP, DSC Fixed-Pt Dig Signal Proc

Livscykel:
Inaktuell
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.
Mouser säljer för närvarande inte den här produkten i din region.

Tillgänglighet

Lager:

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Digitala signalprocessorer och kontroller - DSP, DSC
Leveransrestriktioner:
 Mouser säljer för närvarande inte den här produkten i din region.
RoHS-direktivet:  
DSPs
C55x
1 Core
300 MHz
BGA-201 Microstar
32 kB
32 kB
16 kB
1.26 V
TMS320VC5501
TMS320
SMD/SMT
- 40 C
+ 85 C
Tray
Märke: Texas Instruments
Databussbredd: 32 bit
DataROM-storlek: 32 kB
Instruktionstyp: Fixed Point
Fuktkänsliga: Yes
Antal I/O: 8 I/O
Produkttyp: DSP - Digital Signal Processors & Controllers
Programminnestyp: Asynchronous SRAM, EPROM, Synchronous SDRAM, SBSRAM
Fabriksförpackningskvantitet: 126
Underkategori: Embedded Processors & Controllers
Enhetens vikt: 479,700 mg
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

Efterlevnadskoder
TARIC:
8542319000
CNHTS:
8542319090
CAHTS:
8542310000
USHTS:
8542310035
JPHTS:
8542310335
KRHTS:
8542311000
MXHTS:
8542310399
ECCN:
3A991.a.2
Ursprungsklassificeringar
Ursprungsland:
Filippinerna
Monteringsland:
Ej tillgänglig
Distributionsland:
Ej tillgänglig
Landet kan komma att ändras vid leveranstillfället.

TMS320VC5501 Fixed-Point Digital Signal Processor

Texas Instruments TMS320VC5501 Fixed-Point Digital Signal Processor (DSP) is based on the TMS320C55x DSP generation CPU processor core. The Texas Instruments TMS320C55x DSP architecture achieves high performance and low power through increased parallelism and total focus on reduction in power dissipation. The CPU supports an internal bus structure that is composed of one program bus, three data read buses, two data write buses, and additional buses dedicated to peripheral and DMA activity. These buses provide the ability to perform up to three data reads, and two data writes, in a single cycle. In parallel, the DMA controller can perform up to two data transfers per cycle independent of the CPU activity.