SN74LVC1G373YZPR

Texas Instruments
595-SN74LVC1G373YZPR
SN74LVC1G373YZPR

Tillverk:

Beskrivning:
Spärrarna SnglDTypeLatch

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 2 353

Lager:
2 353 Kan skickas omedelbart
Fabrikens ledtid:
18 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Förpackning:
Komplett Papprulle (beställ i multiplar av 3000)

Prissättning (SEK)

Antal Enhetspris
Ext. pris
Skärtejp/MouseReel™
4,79 kr 4,79 kr
3,36 kr 33,60 kr
3,00 kr 75,00 kr
2,62 kr 262,00 kr
2,53 kr 2.530,00 kr
Komplett Papprulle (beställ i multiplar av 3000)
2,04 kr 6.120,00 kr
2,02 kr 12.120,00 kr
† 58,00 kr MouseReel™-avgiften kommer att läggas till och beräknas i din kundvagn. MouseReel™-beställningar kan inte avbeställas eller returneras.

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Spärrarna
RoHS-direktivet:  
Monostable Multivibrator
LVC
1 Circuit
1 Line
DSBGA-6
Non-Inverting
5.4 ns at 3.3 V, 4 ns at 5 V
10 uA
32 mA
- 32 mA
1.65 V
5.5 V
- 40 C
+ 125 C
Reel
Cut Tape
MouseReel
Märke: Texas Instruments
Monteringsstil: SMD/SMT
Antal kanaler: 1 Channel
Antal ingångslinjer: 1 Line
Produkttyp: Latches
Serie: SN74LVC1G373
Fabriksförpackningskvantitet: 3000
Underkategori: Logic ICs
Enhetens vikt: 1,700 mg
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542319000
CNHTS:
8542399000
CAHTS:
8542390000
USHTS:
8542390090
JPHTS:
8542390990
MXHTS:
8542310399
ECCN:
EAR99

SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches

Texas Instruments SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches are designed for 1.65V to 5.5V VCC operation. This device is particularly suitable for implementing I/O ports, buffer registers, working registers, and bidirectional bus drivers. The Q outputs follow the data (D) inputs while the latch-enable (LE) input is high. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.