LMX1205RHAT

Texas Instruments
595-LMX1205RHAT
LMX1205RHAT

Tillverk:

Beskrivning:
Faslåsta slingor - PLL Low-noise high-freq uency buffer/multipl

Livscykel:
Ny produkt:
Nytt från denna tillverkare.
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 144

Lager:
144 Kan skickas omedelbart
Fabrikens ledtid:
18 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Denna produkt levereras UTAN KOSTNAD

Prissättning (SEK)

Antal Enhetspris
Ext. pris
2.737,21 kr 2.737,21 kr
2.352,55 kr 23.525,50 kr
2.256,52 kr 56.413,00 kr
Komplett Papprulle (beställ i multiplar av 250)
2.099,89 kr 524.972,50 kr

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Faslåsta slingor - PLL
RoHS-direktivet:  
12.8 GHz
300 MHz
300 MHz to 12.8 GHz
2.6 V
2.4 V
Si
- 40 C
+ 85 C
SMD/SMT
VQFN-40
Reel
Cut Tape
Märke: Texas Instruments
Utvecklingskit: LMX1205EVM
Ingångsnivå: CMOS
Fuktkänsliga: Yes
Arbetsström: 1.13 A
Driftspänning: 2.5 V
Produkttyp: PLLs - Phase Locked Loops
Serie: LMX1205
Fabriksförpackningskvantitet: 250
Underkategori: Wireless & RF Integrated Circuits
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

TARIC:
8542399000
CNHTS:
8542399000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

LMX1205 JESD Buffer/Multiplier/Divider

Texas Instruments LMX1205 JESD Buffer/Multiplier/Divider has a high-frequency capability, extremely low jitter, and programmable clock input and output delay. These features make this device a great approach to clock high precision, high-frequency data converters without degradation of signal-to-noise ratio. Each of the four high-frequency clock outputs and additional LOGICLK outputs with a larger divider range is paired with a SYSREF output clock signal. The SYSREF signal for JESD204B/C interfaces can either be passed or internally generated as input and re-clocked to the device clocks. The noiseless delay adjustment at the input path of the high-frequency clock input and individual clock output paths ensures low-skew clocks in a multi-channel system. For the data converter clocking application, having the jitter of the clock less than the aperture jitter of the data converter is essential. In applications where more than four data converters need to be clocked, various cascading architectures can be developed using multiple devices to distribute all the SYSREF signals and high-frequency clocks required. The Texas Instruments LMX1205 is an exemplary choice for clocking data converters when combined with an ultra-low noise reference clock source, especially when sampling above 3GHz.