LMK5C22212ARGCR

Texas Instruments
595-LMK5C22212ARGCR
LMK5C22212ARGCR

Tillverk:

Beskrivning:
Klocksynthesizer/brusrensare Three DPLL two APLL two-input and 12-o

Livscykel:
Ny produkt:
Nytt från denna tillverkare.
ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

Tillgänglighet

Lager:
Ej på lager
Fabrikens ledtid:
18 Veckor Uppskattad tillverkningstid i fabriken.
Minst: 2500   Flera: 2500
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Denna produkt levereras UTAN KOSTNAD

Prissättning (SEK)

Antal Enhetspris
Ext. pris
Komplett Papprulle (beställ i multiplar av 2500)
272,53 kr 681 325,00 kr

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Klocksynthesizer/brusrensare
12 Output
1.25 GHz
CML, LVCMOS, LVDS, LVPECL
HCSL, LVCMOS, LVDS, LVPECL, XTAL
VQFN-64
800 MHz
3.135 V
3.465 V
- 40 C
+ 85 C
LMK5C22212A
SMD/SMT
Reel
Märke: Texas Instruments
Utvecklingskit: LMK5B12212EVM
Fuktkänsliga: Yes
Arbetsström: 890 mA
Produkt: Network Synchronizers
Produkttyp: Clock Synthesizers / Jitter Cleaners
Fabriksförpackningskvantitet: 2500
Underkategori: Clock & Timer ICs
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

Efterlevnadskoder
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99
Ursprungsklassificeringar
Ursprungsland:
Ej tillgänglig
Monteringsland:
Ej tillgänglig
Distributionsland:
Ej tillgänglig
Landet kan komma att ändras vid leveranstillfället.

LMK5C22212A Network Synchronizer

Texas Instruments LMK5C22212A Network Synchronizer is a high-performance jitter cleaner and network synchronizer designed to meet the stringent requirements of wireless communications and infrastructure applications. The network synchronizer integrates two DPLLs to provide hitless switching and jitter attenuation with programmable loop bandwidth and no external loop filters, maximizing flexibility and ease of use. Each DPLL phase locks a paired APLL to a reference input.