LMK1D1208PRHAR

Texas Instruments
595-LMK1D1208PRHAR
LMK1D1208PRHAR

Tillverk:

Beskrivning:
Klockbuffert 8-channel output 1.8 -V 2.5-V and 3.3-V LMK1D1208PRHAT

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 2 124

Lager:
2 124 Kan skickas omedelbart
Fabrikens ledtid:
6 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Förpackning:
Komplett Papprulle (beställ i multiplar av 2500)

Prissättning (SEK)

Antal Enhetspris
Ext. pris
Skärtejp/MouseReel™
126,78 kr 126,78 kr
99,96 kr 999,60 kr
93,28 kr 2 332,00 kr
86,28 kr 8 628,00 kr
85,75 kr 21 437,50 kr
81,41 kr 40 705,00 kr
79,39 kr 79 390,00 kr
Komplett Papprulle (beställ i multiplar av 2500)
76,32 kr 190 800,00 kr
5 000 Beräkning
† 58,00 kr MouseReel™-avgiften kommer att läggas till och beräknas i din kundvagn. MouseReel™-beställningar kan inte avbeställas eller returneras.

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Klockbuffert
RoHS-direktivet:  
16 Output
2 GHz
575 ps
LVDS
VQFN-40
CML, HCSL, LVDS, LVPECL, LVCMOS
250 MHz
1.71 V
3.465 V
LMK1D1208P
- 40 C
+ 105 C
Märke: Texas Instruments
Utvecklingskit: LMK1D1212EVM
Arbetscykel - max.: 55 %
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Arbetsström: 87 mA
Förpackning: Reel
Förpackning: Cut Tape
Förpackning: MouseReel
Produkt: Clock Buffers
Produkttyp: Clock Buffers
Fabriksförpackningskvantitet: 2500
Underkategori: Clock & Timer ICs
Typ: Low Additive Jitter LVDS Buffer
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

CNHTS:
8542399000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

LMK1D1208P 8-Channel Output LVDS Clock Buffer

Texas Instruments LMK1D1208P 8-Channel Output LVDS Clock Buffer distributes one of two selectable clock inputs (IN0 and IN1) to eight pairs of differential LVDS clock outputs (OUT0 through OUT7). This distribution is done with minimum skew for clock distribution. The inputs can be LVDS, LVPECL, LVCMOS, HCSL, or CML.