CDCU877ANMKR

Texas Instruments
595-CDCU877ANMKR
CDCU877ANMKR

Tillverk:

Beskrivning:
Klockdrivare och fördelning 1.8-V phase-lock loo p clock driver for A 595-CDCU877ANMKT

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

På lager: 683

Lager:
683 Kan skickas omedelbart
Fabrikens ledtid:
6 Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Förpackning:
Komplett Papprulle (beställ i multiplar av 1000)

Prissättning (SEK)

Antal Enhetspris
Ext. pris
Skärtejp/MouseReel™
85,78 kr 85,78 kr
66,71 kr 667,10 kr
61,91 kr 1.547,75 kr
56,68 kr 5.668,00 kr
54,17 kr 13.542,50 kr
52,65 kr 26.325,00 kr
Komplett Papprulle (beställ i multiplar av 1000)
51,45 kr 51.450,00 kr
5 000 Beräkning
† 58,00 kr MouseReel™-avgiften kommer att läggas till och beräknas i din kundvagn. MouseReel™-beställningar kan inte avbeställas eller returneras.

Alternativ förpackning

Tillverk: Artikelnummer:
Emballage:
Reel, Cut Tape, MouseReel
Tillgänglighet:
På lager
Pris:
100,17 kr
Min:
1

Liknande produkt

Texas Instruments CDCU877ANMKT
Texas Instruments
Klockdrivare och fördelning 1.8-V phase-lock loo p clock driver for A 595-CDCU877ANMKR

Produktattribut Attributvärde Välj attribut
Texas Instruments
Produktkategori: Klockdrivare och fördelning
RoHS-direktivet:  
CDCU877A
Reel
Cut Tape
MouseReel
Märke: Texas Instruments
Fuktkänsliga: Yes
Produkt: Clock Drivers
Produkttyp: Clock Drivers & Distribution
Fabriksförpackningskvantitet: 1000
Underkategori: Clock & Timer ICs
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Denna funktion kräver att Javascript är aktiverat.

USHTS:
8542310075
ECCN:
EAR99

CDCU877 Phase-Lock Loop Clock Driver

Texas Instruments CDCU877 Phase-Lock Loop Clock Driver is a high-performance, low-jitter, low-skew, zero-delay buffer. It distributes a differential clock input pair (CK, /CK) to 10 differential pairs of clock outputs (Yn, /Yn) and one differential pair of feedback clock outputs (FBOUT, /FBOUT). The clock outputs are controlled by the input clocks (CK, /CK), the feedback clocks (FBIN, /FBIN), the LVCMOS control pins (OE, OS), and the analog power input (AVDD). When OE is low, the clock outputs, except FBOUT, /FBOUT, are disabled while the internal PLL maintains its locked-in frequency. OS (output select) is a program pin that must be tied to GND or VDD. When OS is high, OE functions as previously described. When OS and OE are both low, OE does not affect Y7, /Y7, as these are free-running. When AVDD is grounded, the PLL is turned off and bypassed for test purposes.