LS1022AXE7EKB

NXP Semiconductors
841-LS1022AXE7EKB
LS1022AXE7EKB

Tillverk:

Beskrivning:
Mikroprocessorer - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 600MHz, -40 to 105C, Security enabled

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.
Denna produkt kräver eventuellt ytterligare dokumentation vid export från USA.

Tillgänglighet

Lager:
Ej på lager
Fabrikens ledtid:
26 Veckor Uppskattad tillverkningstid i fabriken.
Lång ledtid har rapporterats för denna produkt.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Denna produkt levereras UTAN KOSTNAD

Prissättning (SEK)

Antal Enhetspris
Ext. pris
524,40 kr 524,40 kr
430,88 kr 4.308,80 kr
384,44 kr 9.611,00 kr

Produktattribut Attributvärde Välj attribut
NXP
Produktkategori: Mikroprocessorer - MPU
Leveransrestriktioner:
 Denna produkt kräver eventuellt ytterligare dokumentation vid export från USA.
RoHS-direktivet:  
ARM Cortex A7
2 Core
32 bit
600 MHz
FCPBGA-525
32 kB
32 kB
1 V
LS1022A
SMD/SMT
- 40 C
+ 105 C
Tray
Märke: NXP Semiconductors
DataRAM-storlek: 128 kB
Instruktionstyp: Floating Point
Gränssnittstyp: CAN, Ethernet, QSPI, SPI, UART, USB
L2 Cacheinstruktions-/dataminne: 512 kB
Minnestyp: DDR3L SDRAM
Antal I/O: 109 I/O
Processorserie: QorIQ LS1022A
Produkttyp: Microprocessors - MPU
Fabriksförpackningskvantitet: 84
Underkategori: Microprocessors - MPU
Handelsnamn: QorIQ
Övervakningstimers: No Watchdog Timer
Del # Alias: 935316086557
Enhetens vikt: 1 g
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

TARIC:
8542319000
CNHTS:
8542319091
CAHTS:
8542310000
USHTS:
8542310045
KRHTS:
8542311000
MXHTS:
8542310302
ECCN:
5A002.a.1

Layerscape Architecture

NXP Layerscape Architecture is the underlying system architecture of the QorIQ® LS series processors. The architecture enables next-generation networks with up to 100Gb/s performance and enhanced packet processing capabilities. Design effort is simplified with a standard, open programming model and a software-aware architecture framework. This design enables customers to fully exploit the underlying hardware for maximum optimization, with the capability to easily adapt to network changes for real-time soft control over the network. A uniform hardware and software model provides the compatibility and scalability required for designing end-to-end networking equipment from home-to carrier-class products. The core-agnostic architecture incorporates the optimum core for the given application: Arm® cores or Power Architecture® cores.