AS4C64M16D2A-25BIN

Alliance Memory
913-4C64M16D2A25BIN
AS4C64M16D2A-25BIN

Tillverk:

Beskrivning:
DRAM DDR2, 1G, 64M x 16, 1.8V, 96-ball BGA, 400 MHz, (A-die), Industrial Temp - Tray

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

Tillgänglighet

Lager:
0

Du kan fortfarande köpa produkten som en restnoterad beställning.

På beställningen:
418
Förväntad 2026-06-02
Fabrikens ledtid:
8
Veckor Uppskattad tillverkningstid i fabriken för kvantiteter som är större än vad som visas.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:

Prissättning (SEK)

Antal Enhetspris
Ext. pris
146,70 kr 146,70 kr
136,00 kr 1 360,00 kr
131,76 kr 3 294,00 kr
125,50 kr 6 275,00 kr
122,43 kr 12 243,00 kr
120,63 kr 25 211,67 kr
117,55 kr 49 135,90 kr

Produktattribut Attributvärde Välj attribut
Alliance Memory
Produktkategori: DRAM
RoHS-direktivet:  
SDRAM - DDR2
1 Gbit
16 bit
400 MHz
FBGA-84
64 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 95 C
AS4C64M16D2A
Tray
Märke: Alliance Memory
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Produkttyp: DRAM
Fabriksförpackningskvantitet: 209
Underkategori: Memory & Data Storage
Strömstyrka - Max: 170 mA
Enhetens vikt: 6 g
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Efterlevnadskoder
CNHTS:
8542319090
CAHTS:
8542320020
USHTS:
8542320032
MXHTS:
8542320201
ECCN:
EAR99
Ursprungsklassificeringar
Ursprungsland:
Taiwan
Monteringsland:
Taiwan
Distributionsland:
Taiwan
Landet kan komma att ändras vid leveranstillfället.

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.