AS4C1M16S-7TCNTR

Alliance Memory
913-AS4C1M16S-7TCNTR
AS4C1M16S-7TCNTR

Tillverk:

Beskrivning:
DRAM 16Mb, 3.3V, 143Mhz 1M x 16 SDRAM

ECAD-modell:
Ladda ned den kostnadsfria Libary Loader för att omvandla denna fil för ditt ECAD-verktyg. Läs mer om ECAD-modellen.

Tillgänglighet

Lager:
Ej på lager
Fabrikens ledtid:
12 Veckor Uppskattad tillverkningstid i fabriken.
Minst: 1   Flera: 1
Enhetspris:
-,-- kr
Ext. pris:
-,-- kr
Est. Pris:
Förpackning:
Komplett Papprulle (beställ i multiplar av 1000)

Prissättning (SEK)

Antal Enhetspris
Ext. pris
Skärtejp/MouseReel™
38,48 kr 38,48 kr
35,93 kr 359,30 kr
34,87 kr 871,75 kr
34,13 kr 1 706,50 kr
33,28 kr 3 328,00 kr
31,59 kr 7 897,50 kr
31,48 kr 15 740,00 kr
Komplett Papprulle (beställ i multiplar av 1000)
30,32 kr 30 320,00 kr
† 58,00 kr MouseReel™-avgiften kommer att läggas till och beräknas i din kundvagn. MouseReel™-beställningar kan inte avbeställas eller returneras.

Produktattribut Attributvärde Välj attribut
Alliance Memory
Produktkategori: DRAM
RoHS-direktivet:  
SDRAM
16 Mbit
16 bit
143 MHz
TSOP-II-50
1 M x 16
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C1M16S-7
Reel
Cut Tape
MouseReel
Märke: Alliance Memory
Fuktkänsliga: Yes
Monteringsstil: SMD/SMT
Produkttyp: DRAM
Fabriksförpackningskvantitet: 1000
Underkategori: Memory & Data Storage
Strömstyrka - Max: 70 mA
Hittade produkter:
Markera minst en kryssruta för att visa liknande produkter
Markera minst en kryssruta ovan för att visa liknande produkter i denna kategori.
Attribut som valts: 0

Efterlevnadskoder
CNHTS:
8542319090
USHTS:
8542320002
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99
Ursprungsklassificeringar
Ursprungsland:
Taiwan
Monteringsland:
Taiwan
Distributionsland:
Taiwan
Landet kan komma att ändras vid leveranstillfället.

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.